半導体製造工程は、電子デバイスで必要不可欠な、IC（集積回路）・メモリ、ディスプレイなど様々な半導体を用いたデバイスを作るための手順です。
この半導体製造工程で必要な手順の数は、ICの高速化やメモリの大容量化に必要な微細化を進めるためにどんどん複雑になり、現在は、600〜800工程にも及びます。
本記事では、半導体工程にスポットライトを当てて、「半導体製造工程が何のためにあるのか」、「半導体製造工程にはどのような工程があるのか」、「半導体製造工程ではどのような装置が使われるのか」などを解説していきます。
半導体製造工程の基礎
(1)半導体製造工程は何のためにあるのか
半導体製造工程は、Si基板上に微細なスイッチであるトランジスタとそれを繋ぐ配線を形成して、複雑な演算をするチップや、データを保存するチップ、画像を取得するイメージセンサーなど私たちの生活を豊かにするものを作り出してくれます。
例えば、スマートフォンは、難しい処理を高速にこなし、軽量で、長時間使用することができますが、これらは全て、半導体製造工程が進歩し、トランジスタがが小さく作れる作れるようになったためです。
この「小さく作る」ということを極限まで追求しているため、半導体製造工程は非常に複雑で高い技術が必要になっています。
(2)なぜ半導体製造工程は微細化で複雑になるのか。
もう少し詳しく、半導体工程と微細化の関係を紹介していきたいと思います。
例えば、以下のような形状を形成する際に、微細加工では生成したい材料をそのままの形状で作ることが難しいため、
- 成膜： 生成したい材料を全面に膜を生成
- レジスト塗布： 全面に光に反応するレジストを塗布
- ソフトベーク： 高温でレジストを少しだけ焼き固める
- 露光： 光を用いてレジストを反応させる
- レジストエッチング： 光が当たった部分のレジストを薬液で除去
- ベーク： 高温でレジストを焼き固める
- エッチング： 不要な部分の材料を削る
- レジスト除去： レジストを取り除く
そして、本来の工程であれば、各工程の間には、不純物を取り除くための”洗浄工程”などさまざまな工程も必要になります。
さらに、微細化により、最終的に作成する必要がある構造も非常に複雑化しています。
たとえば、従来はのMOS型のトランジスタはソースとドレインの間にゲートがある単純な構造でしたが、微細化によりトランジスタはFinFET型となり、今後は、GAA FET型になります。
そして多層の配線層も、10層を超える層が必要になってきています。
これらより、半導体の製造工程は、600〜800工程という膨大な数になっており、実際にSi上に半導体チップが作成され、パッケージに収められるまでに2ヶ月以上の時間を要します。
半導体製造工程の流れ
半導体製造工程は、半導体ウェハ上に回路を形成する「前工程」と半導体ウェハ上に形成したチップをパッケージに収める「後工程」の２つに分けることができます。
そしてさらに、前工程の準備工程として、回路のパターンを生成するマスク製造工程、基盤となるSiウェハーを製造するウェハー製造工程があります。
ここからは、半導体製造工程の流れで紹介した各製造工程を順番に紹介していきたいと思います。
半導体製造工程の詳細（準備工程編）
準備工程01 シリコンウェハ製造工程
シリコンウェハ製造工程は、半導体製造工程において、基盤となる純粋な単結晶のSiウェハを作成する工程です。
まずは、純粋なSi（シリコン）を高温の炉で溶かして、その中にシリコンの種結晶を入れて、ゆっくりと引き上げることで、円柱形のシリコンインゴットを作成します。
その後、得られた円柱形のシリコンインゴッドを数百マイクロメートルの厚さにスライスして、ディスク状のシリコンウェハーを切り出します。
最後に、切り出したウェハの表面を磨いてシリコンウェハーが完成します。
準備工程02 フォトマスク作成工程
フォトマスク作成工程は、半導体製造工程において、重要となる「リソグラフィ工程」で使用するフォトマスクを作成する工程です。
フォトマスクは、ガラスの上にレイアウト回路設計で設計した回路パターンを転写した”ネガ”のようなものです。
まずは、クオーツガラスの上に薄いクロム(Cr)層が成膜されているマスクブランク上に、レジストを塗り、マスクライターで電子線を当ててパターンを描きます。
その後、クロム(Cr)をエッチングすると、電子線が当たった箇所（または当たらなかった箇所）のみにクロム(Cr)が残るため、パターンが形成されたフォトマクスが生成できます。
最後に、作成したマスクを検査します。欠陥が見つかった場合には、できる限りその箇所を修復しますが、修復しきれない欠陥の場合には破棄されます。
半導体製造工程の詳細（前工程編）
前工程01 洗浄工程
ここからの工程は、前準備で生成した”Siウェハ”上に回路を形成していく前工程です。
洗浄工程は、半導体工程において、各工程間でウェハを綺麗にするための工程であり、歩留（不良率）を左右する重要なステップです。
これは、ウェハ上に有機物や微粒、金属不純物などの不純物があると、デバイスを生成した後の回路の性能や品質を損なう”欠陥”の元になるからです。
種類- ウェット洗浄
- ドライ洗浄
- DCテスト
- ACテスト
- 機能テスト
- 寿命テスト
- 機械的ストレステスト
- 外観検査
一般的には溶液を使用するウェット洗浄が使われており、目的に応じて、過酸化水素水、アンモニア、塩酸、硫酸などを混合した溶液を使用して不純物を除去します。
半導体製造前工程の後半で、溶液を使用できない場合は、プラズマ化したガスを持いるプラズマクリーナー、UVやオゾン(O3)を持ちたUVオゾンクリーナーなどにより不純物を除去します。
前工程02 熱酸化工程
熱酸化工程は、半導体製造工程において、Siウェハ上に最も一般的な絶縁体膜であるシリコン酸化膜（SiO2)を成膜する工程です。
工程Siウェハを高温(1000〜1200℃)の酸化炉に挿入し、そこに、酸素(O2)または水蒸気(H2O)を加えると、ウェハ表面のシリコン(Si)と酸素(O2)が結びつきSiO2が形成されます。
SiO2膜の厚さは、ガス種、温度、気体の流量、時間などで決まります。
酸素(O2)を用いた酸化をドライ酸化、水蒸気(H2O)を用いた酸化をウェット酸化と呼び、それぞれ以下のような特徴があります。
| ドライ酸化 | ウェット酸化 | |
|---|---|---|
| 成膜速度 | △ | ○ |
| 膜質 | ○ | × |
ドライ酸化によるシリコン酸化物は質が良いため、SiO2より誘電率の高いHigh-K膜が登場するまでゲート酸化膜として、トランジスタのスイッチであるゲートと電子の通り道であるチャネルを電気的に分離するために使用されていました。
前工程03 薄膜成膜工程
薄膜成膜工程は、半導体製造工程において、絶縁膜や機能性を持った膜を成膜する工程です。
種類薄膜成膜の方法として、物理的蒸着(PVD)、化学的蒸着(CVD)に分けられます。
物理的蒸着(PVD)は、堆積させるターゲット素材を加熱やArプラズマによって空間に放出させて、ウェハ上に堆積させる成膜法です。
一方、化学的蒸着(CVD)は主にガスに加熱やプラズマでエネルギーを与えて、堆積させたいターゲット組成を生成し、ウェア上に堆積させる方法です。
また、ウェハの結晶上に同一の単結晶を成長させるエピタキシャル成長なども薄膜形成の一つの方法です。
| 物理的蒸着 PVD |
科学的蒸着 CVD |
|
|---|---|---|
| 材料 | 個体 | 気体（ガス） |
| 温度 | 〜500℃ | 〜1000℃ |
| 成膜速度 | × | ○ |
| 膜質 | △ | △ |
| 密着度 | △ | ○ |
前工程04 リソグラフィ工程
リソグラフィ工程は、半導体製造工程において、ウェハ上に回路パターンを形成するための工程です。
工程リソグラフィ工程では、まずウェハに、光感応性のあるフォトレジストをスピンコートによって塗布し、ソフトベイクで水分を飛ばします。
スピンコートは、ウェハーを高速回転させて、その上に液滴を垂らしてウェハ上に均一な膜を形成させる方法で、フォトレジストの粘度やウェハーの回転速度で、フォトレジストの膜厚を調整します。
その後、短波長の光をフォトマスク越しに照射したのちに現像液に浸すことで、マスクのパターンをウェハ上に転写されます。
光が透過した部分のレジストが現像液で溶け出すようになる「ポジ型露光」と、光が透過した部分のレジストが硬化して現像液に耐性を持つようになる「ネガ型露光」があります。
露光に使用される光の波長が短い方が微細なパターンを転写することが可能で、i線(248nm)→KrF(248nm)→ArF(193nm)と徐々に波長の短い光が使われるようになり、現在の先端プロセスでは、EUV(13.5nm)が使用されています。
また、光を用いた光リソグラフィ以外にも、ハンコのようにパターンを押し付けて目的のパターンを転写するナノインプリントや、マスク製造の際に使用されるEB描画などの技術も存在します。
![リソグラフィ工程の基礎から先端技術まで解説 [半導体製造工程 2-4]](https://markethink.co.jp/wp-content/uploads/2023/12/semiconductor-equipment-2-4-Litho-banner2-150x150.jpg)
前工程05 エッチング工程
エッチング工程は、半導体製造工程において、膜を削り除去する工程です。
リソグラフィ工程と組み合わせることで、レジストのない部分のみの膜を選択的に除去することができます。
種類エッチングには、ウェットエッチングとドライエッチングがあります。
ウェットエッチングは、ウェハーを特定の溶液に浸し、レジストがない部分の膜と溶液の反応によって、膜を除去します。
一方、ドライエッチングは、反応性のガスにプラズマでエネルギーを与えて、ウェハ上の膜と反応させることで、膜を除去します。
ウェットエッチングが深さ方向と横方向に同じだけエッチングされる等方性エッチングであるのに対して、ドライエッチングは横方向に対して深さ方向の方を選択的に多くエッチングすることができる異方性エッチングであることから、微細加工が必要な工程ではドライエッチングが使用されます。
ウェットエッチング ドライエッチング アスペクト比 エッチング速度 費用前工程06 イオン注入工程
イオン注入工程は、半導体製造工程において、半導体材料（主にSi）に不純物をドーピングして、電気特性を変更するための工程です。
ドービングする不純物は、周期表で4族のSiに対して、1つ価電子の少ない3族のボロンや１つ1つ価電子の多い5族のリンなどです。価電子が不足したり余ることで、Siには電気が流れるようになります。
工程まずは、イオン注入によりウェハ表面がダメージを受けないようにウェハの表面を酸化膜で覆い、リソグラフィなどによりパターニングを行います。
その後、イオン注入では、注入するボロンやリンをイオン化して、そのイオンを電磁場によって加速して、ウェハーに衝突させます。
最後に、イオン注入で注入したイオンを拡散させる目的と、イオン注入で損傷したSiの結晶を修復するために、高温でアニーリングを行います。
不純物をドービングする深さやドービングの量は、イオンの加速量や注入後の高温でのアニーリングの温度・時間で制御することが可能です。
前工程07 平坦化工程
平坦化工程は、半導体製造工程において、ウェハ表面を削り表面を平坦にするための工程です。
トランジスタの間を電気的に分離するためのLOCOSでできた段差の平坦化や、多層配線工程で各配線層を形成した際に凹凸を発生させないために使用されます。
特に、微細化が進み、リソグラフィ工程で焦点深度（ピントが合う奥行きの長さ）が短くなっているため、リソグラフィ工程の前では、ウェハになるべく凹凸がないことが望まれます。
種類現在最も一般的に使われている平坦化工程は、研磨剤であるスラリーを塗布しながら、回転させた研磨パッドで、ウェハの表面を磨く手法です。
この方法は、Si表面とスラリーの化学反応(Chemical)と、研磨パッドによる物理的な研磨(Mechanical)によってウェハー表面を磨く(Polishing)工程であるため、それぞれの頭文字をとって CMP と呼ばれています。
CMP以外にも、SOGやエッチングバックなどの平坦化手法があります。
SOG（Spin On Glass)は、絶縁膜材料などを溶液でウェハ上に塗布してウェハを回転させること（スピンコート）でウェハ表面を平坦化する手法です。
エッチバックは、凹凸のあるウェハ表面にレジストを平坦に塗り、均一にドライエッチングをする手法です。
レジストをスピンコートすると表面の凸部分にはレジストが薄く、表面の凹部分にはレジストが厚く塗られます。ここから、レジストと材料が同じ速度でエッチングすると凸の部分は材料が、凹の部分は埋まったレジストが削られ表面が平坦になります。
前工程08 検査工程
検査工程は、半導体製造工程において、前工程で作成したデバイスの特性に問題がないか、回路が正常に動作するかなどを確認する工程です。
工程ウェハ上には、複数のチップが存在するのが一般的ですが、テストは、ウェハの状態で行われます。
専用のテスト装置に、ウェハ上のパッドに針を落とすためのプローブカードをセットし、プローブカードを通して、ウェハ上の回路の特性を測定します。
検査には、回路上にテスト用に作成した、トランジスタの特性、コンデンサの容量、抵抗値などの電気的特性を測定する「パラメトリックテスト」作成した回路が正しく動作しているかの「機能テスト」などがあります。
半導体製造工程の詳細（後工程編）
後工程01 ダイシング工程
ダイシング工程は、半導体製造工程において、ウェハを切断して１つ１つのチップに分ける工程です。
１つ１つのチップのことを「ダイ」と呼ぶので、ウェハからダイを切り出す工程ということで、「ダイシング」と呼ばれます。
種類一般的には、ダイシングブレードという回転する円形の刃でウェハを切断する方法を用います。
他にも、レーザーでウェハを切断する”レーザーダイシング”やプラズマをもちいてウェハをエッチングの要領で切断する”プラズマダイシング”などがあります。
まず、切断後にチップがバラバラにならないようにウェハにシールを貼り付けます。
その上で、ブレードでウェハを切断します。（切断によって発生する切削屑の除去と、摩擦による熱を防ぐために、純水を吹きかけます。）
その後、切削屑を完全に除去するため洗浄し、最後にUV照射によってテープの粘着力を低下させると、チップをテープから剥がすことができるようになります。
後工程02 ワイヤーボンディング工程
ワイヤーボンディング工程は、半導体製造工程において、チップのパッドとパッケージのピンを細い金線ワイヤーで電気的に接続する工程です。
ワイヤーボンディングの装置は、非常に正確且つ高速にチップのパッドとパッケージのピンを行き来して配線を接続します。
工程まず、テープから剥がされたチップをピンのついたパッケージに配置します。
次に、リールから取り出した金線の片側をダイのパッドに熱や超音波で溶接し、その後、もう一方の金線をパッケージのピンに同様に溶接したら金線をカットします。
最後に、接続が正しくされているかを電気的や視覚的に確認します。
後工程03 モールディング工程
モールディング工程は、半導体製造工程において、ダイを物理的な衝撃や電気的なストレスから保護するためにエポキシ樹脂で封入する工程です。
工程ワイヤーボンディング工程が完了したパッケージに、加熱・混合されて液体になったエポキシ樹脂を流し込み、温度と圧力をコントロールしながら、モールドの形状を整えます。
その後、樹脂を冷却し、硬化させます。
後工程04最終検査工程
最終検査は、半導体工程において、モールディングまで完了したパッケージが、指定された仕様を満たしているか確認する工程です。
種類半導体デバイスの基本的な特性（I-V特性など）を確認します。
半導体のスイッチング速度、クロックなどの波形の立ち上がり、立ち下がり時間などを確認します。
半導体デバイスが設計された通り機能するかをテストパタンを使用して確認します。
高温動作など、劣化を想定した状態で長時間の動作を確認します
パッケージが物理的に耐えうる応力に耐えることができるかを確認します。
パッケージングのモールドの欠け、ひび割れ、マーキングの問題などがないかを確認します。
半導体製造工程のチャレンジ
半導体製造工程は、半導体の微細化の目標とされてきた「ムーアの法則＝（2年間で面積が半分)」にのっとって、それぞれの工程が微細化のための技術開発を進めてきました。
例えば、微細化の鍵となるリソグラフィ工程では、ArF(173nm)の光での微細パターンを露光は45nmノードで限界を迎えましたが、これに対し、ウェハとレンズを水で浸す”液浸露光”により40nmノード以下が、１つのパターンを作成するために２度露光する”ダブルパターニング露光”で20nmノード以下が、そして、さらに短い波長を使用した”EUV(13nm)露光”で5nmノード以下が実現されました。
この実現には、露光装置だけではなく、レジスト、マスク作成、マスク検査、レティクルなど、関連技術の連携が必要になったことは間違いありません。
現在、半導体製造装置の国際的なロードマップは、IEEE（電子電気技術者協会）が"ITRS（International Technology Roadmap for Semiconductors)"という形でまとめています。
IRDSは、現在微細化が物理的な限界が近づいていることもあり、「ムーアの法則」にとらわれず、半導体技術のアプリケーションに必要となる半導体の進歩という観点でのロードマップになっています。
このように、非常に困難な微細化は、各半導体製造工程の日々の研究開発の上に成り立っています。
